09' 디지털시스템설계

▶ "디지털시스템설계"　/　이론 3학점　/　강의교수 : 문성룡　/　전자공학2학년2학기　/　교양선택

▶ 강의 계획서

디지털시스텀설계_문성룡.htm

▶ 이 강의와 연관된 문서 찾기
　- 08' 디지털 시스템 설계 :: http://www.openbind.com/14

▶ 강의에 대하여

---

　이 강의는 08' 디지털시스템설계(http://www.openbind.com/14) 동일하게 수업을 진행합니다. 문성룡 교수님께서 진행하시며 조교로는 신성교수님(전임강사) 이 쿼터스 툴을 다루는 방법이나 수업 보조적인 것들을 지도해주십니다. 

　교수님께서 설명하시는 모든 내용은 모두 필기하는것이 좋습니다. 그리고 QuartusII 툴로 설계하는 시간에는 반드시 각 예제를 따라하고 반드시 따로 폴더를 만들어서 USB로 저장하여 항상 가지고 다녀야합니다. 추후에 교수님께서 그동안 설계했던 예제를 모두 출력하거나 또는 파일로 받아서 평가를 하게 되므로 항상 이를 염두하고 수업에 임하십시오.

 

- 개인적인 사정으로 인해 더이상 업데이트가 이루어지지 않습니다-

 

◆ 프로젝트만들기(2-3명 팀) : 테마 자유(팀에서 결정), 발표 11월 말(기말고사전예정), 프로젝트 예비레포트 제출 9월 18일까지, 1팀당 지원비 3~4만원 지원 ◆ 프로젝트리포트 : 1.ProjectName(바코드인식기, 디지털도어록, 얼굴인식 등등)　2.참여자 성명(팀장, 팀원)　3.프로젝트 목적　4.구성도(시스템 제작 및 블록도)　5.팀원의 역할　6.진행일정표　7.소요부품 ◆ 프로젝트발표 : 2009년11월27일(금)예정, 발표방법, PPT준비, 작동동영상첨부, 조장(또는 팀원), 작품평가(동작여부), 보고서제출

▶ 수업자료

---

PDF 합본 파일

09DigitalSystemDesignPT.pdf

PPT 압축 파일

09DigitalSystemDesignPT.rar

VHDL 보충자료

2009_VHDL보충자료.pdf

▶ 시험에 대하여

---

문성룡 교수님 시험은 절대로 컨닝이 안되는 시험입니다. 관련 문제를 수십번 풀어봐야.. -작성중-

중간고사(예상문제)

digitalSystemArchi_09.rar

-본시험-

digitalSystemArchi_091015.pdf

-재시험-

digitalSystemArchi_091028.pdf

▶ 디지털 시스템 설계 작품 제작 (이 자료는 전자공학과 2학년 신상진 님께서 제공해주셨습니다.)

---

(CPLD EPM7064SLC44-10N을 이용한)
디지털 도어락

+ 작품소스

0_Quatusdesign.rar

1_OrCadDesign.rar

2_Picture.rar

3_작품설명.rar

4_기타소스자료.rar

5_PPT발표자료_1_PPT문서.rar

5_PPT발표자료_2_첨부영상.rar

이 작품은 전자도어락이라는 주제로 QuartusII 툴과 CPLD를 이용해서 작품을 설계하였습니다. 소스 및 관련자료는 신상진님께서 제공해주셨습니다. EPM7064SLC44 디바이스를 다루기 위해 사전에 디지털세미나를 통해 익혔으며, 작품 제작 멘토로 전자공학과 4학년 이명민 학생 지도하에 작품 제작하였습니다.

▶ QuarutsII 프로그램 다운받기 (Web Edition)

---

먼저 ALTERA 홈페이지(http://www.altera.com)에 접속하셔서 상단의 이미지처럼 홈페이지의 맨상단의 다운로드 센터를 클릭하여 이동합니다.

다운로드 센터에 접속하게 되면 이미지처럼 Web Edition 이 있고, Subscription Edition이 있습니다. 우리 학생들은 Quartus의 복합적이도 다양한 기능(Subscription)을 요구하지 않으므로 Web Edition을 선택합니다.

Quartus II Web Edition Software v9.0 SP2을 받게 되는데 종전의 8.1까지의 버전에는 license를 요구했습니다만 9.0 버전부터는 Web Edition은 더이상 라이센스를 요구하지않고 프리웨어로 동작하도록 프로그램을 만들었습니다. 바로 다운로드하기를 눌러서 다운로드를 하도록 합시다.

다운로드를 하게 되면 팝업이 뜨게 되는데 팝업이 뜨는경우 상단의 이미지처럼 다운로드매니저가 동작하여 다운로드를 하게 되며, 다운로드 매니저가 뜨지 않는 경우 페이지 하단의 click to Downlaod Your File Now를 클릭하여 직접다운로드를 할 수 있습니다. (주소를 따로 복사해서 다운로드가속기를 이용해 빠르게 다운로드를 할 수도 있습니다.)

▶ 이 문서 작성에 도움주신분

원광대학교 전자공학과 2학년 양길진
원광대학교 전자공학과 2학년 신상진

▶ 추가자료

★ 74series Digital Clock 회로도 (※ source : http://explore.kwangwoon.ac.kr/~e2n2ajh/ )

 

74series디지털시계.pdf

▶ 참고 도서

　- ALTERA MAX+PLUS II를 사용한 디지털 논리회로 설계 : VHDL / 이승호, 박용수, 이주현 共著.
　- 디지털 시계 설계 : VHDL 및 VERILOG HDL을 이용한 / 정연모, 오재곤, 송문빈 공저.